北美技術論壇
」 台積電
只有頭髮直徑的1.87萬分之一！半導體進入埃米時代 台積發表A16新製程
台積電25日在美國加州聖克拉拉舉行北美技術論壇，由總裁魏哲家領軍，發表最新技術A16，從原先的2奈米突進4埃米，製程來到16埃米，正式宣告半導體進入「埃米時代」，預計在2026年量產，並同步發表NanoFlex、N4C、系統級晶圓（TSMC-SoW ）、矽光子整合等新技術，產業專家認為台積電與Intel、Samsung的晶圓製程已經拉開距離，至少台積電已有明確的技術藍圖。台積電先進製程比較。台積電指出，AI造就了巨大的運算需求，製程技術也愈來愈貴，需持續投資確保帶來最先進製程技術；在2023年台積電的N3製程開始量產，今年更推出更強的N3E，以及針對高性能運算的N3X製程，未來的策略就是推出新技術後還會再提供增強版本，確保客戶維持技術領先的優勢。台積電強調，A16是非常重要的節點，象徵結束晶圓的奈米（N）時代，進入到埃米（A）時代，未來命名慣例將從N轉為Ａ，相比N2P效能最高提升10％，功耗最多降低20％，晶片密度最多提高10％。路透援引魏哲家表示，AI晶片製造商可能會成為A16技術的首批採用者。台積電業務開發資深副總裁張曉強告訴記者，該公司開發A16晶片製造流程的速度比預期更快，且不需要使用艾司摩爾新的High NA極紫外光刻機來生產。業內人士解釋，所謂2奈米、16埃米，指的是電晶體上尺寸最小的閘極長度，在電路板上的晶片裡，遍布相當多的電晶體，電晶體上的尺寸最小的結構就是閘極長度，尺寸越小電晶體密度就越高，效能可以提升，頭髮的直徑約為3萬奈米，把頭髮分1.87萬份，就是現在台積電的A16晶圓製程技術大小，至於病毒的大小則是100奈米。資深產業顧問陳子昂指出，台積電已開始量產3奈米製程的晶圓，明年還會有2奈米製程開始量產，但是目前Intel、Samsung都還沒有明確的量產時間表出來。有分析師告訴路透，台積電公布A16技術後，可能會讓人質疑2月時Intel的說法，即該公司聲稱將利用14A新技術超越台積電，打造出全球運算速最快的晶片。業界人士分析，Intel從未說明閘極長度，推測應該是2奈米製程，而14A只是製程的代號。
台積電北美技術論壇點名矽光子 概念股逆勢強彈
台積電（2330）今（25日、美國當地時間24日）舉辦2024年北美技術論壇，會中揭示其最新的製程技術、先進封裝技術、以及三維積體電路（3D IC）技術，其中更點明矽光子技術研發時程，預計2026年導入CoWoS，激勵包括上詮（3363）、訊芯-KY（6451）漲停，波若威（3163）、台星科（3265）、聯鈞（3450）也維持紅盤，成為今天台股的強勢族群。台積電表示，公司正在研發緊湊型通用光子引擎（COUPE）技術，以支援AI熱潮帶來的數據傳輸爆炸性成長。台積電指出，COUPE使用SoIC-X晶片堆疊技術將電子裸晶堆疊在光子裸晶之上，相較於傳統的堆疊方式，能夠為裸晶對裸晶介面提供最低的電阻及更高的能源效率。台積電也公布研發進度時程，包括預計於2025年完成支援小型插拔式連接器的COUPE驗證，接著於2026年整合於CoWoS封裝成為共同封裝光學元件（Co-Packaged Optics，CPO），將光連結直接導入封裝中。法人指出，台積電正式宣告矽光子研發時程，也讓市場更加明朗，接下來的產業趨勢，台系光通訊廠商也有機會搭上台積電在矽光子的商機。
台積電兩論壇25日登場！鎖焦3奈米製程 亞馬遜逾10家秀成果
台積電年度盛會「全球技術論壇」及「開放創新平台生態系統論壇」將於25日改由線上方式舉辦，由台積電總裁魏哲家發表主題演說。由於新冠肺炎疫情再起，美國發布更嚴格的華為禁令，業界預期魏哲家將對半導體產業未來發展提出最新看法，同時發布3奈米及2奈米等先進製程研發成果，以及說明3D先進封裝最新布局。台積電全球技術論壇原本預計在4月舉行，但因新冠肺炎疫情蔓延導致全球旅行中斷，當初預期首場北美技術論壇延至8月24日在美國聖塔克拉拉會議中心舉行，並緊接著於8月25日舉辦開放創新平台生態系統論壇。不過，7月以來全球疫情再起，台積電決定將全球技術論壇與開放創新平台生態系統論壇共同舉辦，並首度改成線上方式進行。根據台積電規劃，本周舉行的兩個技術論壇將由魏哲家發表主題演說，再由營運資深副總經理秦永沛、研發資深副總經理米玉傑及侯永清、業務開發資深副總張曉強、研發暨系統整合技術副總經理余振華等高階主管，針對先進製程、先進封裝、特殊及成熟製程等技術布局提出最新說明。此外，台積電合作夥伴包括亞馬遜AWS、超微、微軟、Arm、創意、世芯、力旺、M31、Cadence、Synopsys等也積極參與此次技術論壇，並在高效能運算與3D IC、行動及汽車、物聯網及射頻等三大領域的座談會中發表最新合作成果。業界預期3奈米將是台積電今年技術論壇重頭戲。台積電南科Fab 18廠第4期及第5期晶圓廠已加速趕工並將建置3奈米生產線，預期2021年下半年試產，2022年上半年開始進入量產，與5奈米製程相較，不僅晶片中的電晶體密度將提升70％，在同一功耗下的運算速度可提升10～15％，在同一運算速度下可降低功耗25～30％。至於台積電研發中的2奈米是否改採閘極全環（GAA）電晶體設計亦是此次論壇焦點之一。再者，隨著先進製程晶片朝向小晶片（chiplet）設計發展，先進封裝扮演重要角色。台積電推出的整合型扇出晶圓級封裝（InFO WLP）及基板上晶圓上晶片封裝（CoWoS）等2.5D封裝已量產多年，採用零凸塊接合（bumpless bonding）的晶圓堆疊晶圓（WoW）及系統整合單晶片（SoIC）等3D封裝在今年明顯突破技術瓶頸，明年下半年將開始進入量產階段。